JTAG.ТЕСТ - технологии граничного сканирования, методики тестопригодного проектирования, JTAG, ICT, DFT
В JTAG мы знаем все!
«... Мы говорим JTAG, подразумеваем — ТЕСТ,
мы говорим ТЕСТ, подразумеваем — JTAG!»
JTAG.ТЕСТ > Услуги > Разработка тестов JTAG

Разработка тестов граничного сканирования (JTAG)

JTAG.ТЕСТ - технологии граничного сканирования, методики тестопригодного проектирования, JTAG, ICT, DFT

Компания JTAG.TECT на протяжении многих лет специализируется на разработке компьютерных программ в технологии граничного сканирования (JTAG), предназначенных для структурного тестирования исправности монтажа печатных плат, внутрисхемного программирования и конфигурирования смонтированных на них микросхем ПЛМ и FPGA и прожига микросхем флэш-памяти. Мы обладаем многолетним опытом работы на большинстве известных в мире системных JTAG-платформ:

Мы предлагаем нашим заказчикам исчерпывающе широкий диапазон услуг по разработке JTAG-тестов и их прогону как непосредственно у заказчика, так и на производственных линиях контрактного производителя заказчика:

  • экспертные консультации по выбору системной платформы, в наибольшей степени соответствующей техническим и экономическим требованиям заказчика, включая:
    1. сравнительный анализ затрат на приобретение той или иной конфигурации JTAG-платформы, ее поддержку или аренду, а также на обучение персонала;
    2. описание степени удобства в использовании при разработке JTAG-тестов и их прогоне;
    3. влияние применения той или иной JTAG-платформы на время выхода изделия заказчика на рынок.
  • разработку программ JTAG-тестирования «под ключ», обеспечивающих максимальный уровень покрытия неисправностей наряду с приемлемым для заказчика уровнем затрат;
  • сопровождение программ JTAG-тестирования заказчика на всех этапах жизни печатных плат — от начала их проектирования, в процессе производства и до поддержки на объекте эксплуатации, что обеспечивает максимально полный возврат вложенных инвестиций, выдающееся качество плат и систем заказчика, а также высокую конкурентоспособность фирмы заказчика на рынке электроники;
  • оборудование стендов JTAG-тестирования операционной оболочкой JTAG Manager, предоставляющей исчерпывающий диагностический сервис на русском языке при прогоне программ JTAG-тестирования на любой из JTAG-платформ.

Мы обеспечиваем нашим заказчикам разработку высококачественных программ JTAG-тестирования со 100%-ной поддержкой следующих международных стандартов:

  • IEEE 1149.1 — цифровой стандарт JTAG-тестирования;
  • IEEE 1149.4 — аналоговый и гибридный стандарт JTAG-тестирования;
  • IEEE 1149.6 — расширенный стандарт JTAG-тестирования для дифференциальных цепей;
  • IEEE 1532 — стандарт внутрисхемного программирования ISC.


Разрабатываемые нами программы JTAG-тестирования и внутрисхемного программирования для Ваших печатных плат включают в себя следующие типовые этапы:

  • тест инфраструктуры и целостности ГС-цепочки печатной платы;
  • тесты межэлементных связей и целостности проводников печатной платы;
  • тесты связей между отдельными платами через кросс-платы или соединительные кабели для блоков и узлов;
  • тесты правильности монтажа микросхем памяти печатных плат любых производителей и всех применяемых типов: SRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, SODIMM, SORDIMM, I2C, ЭППЗУ;
  • кластерные тесты отдельных фрагментов печатной платы, не содержащих ГС-компонент, включая цифровые буферы и формирователи, аналоговые компоненты и каскады, светодиоды, переключатели и разъемы;
  • внутрисхемное программирование микросхем ПЛМ, ЭППЗУ и I2C;
  • внутрисхемное конфигурирование микросхем FPGA;
  • внутрисхемный прожиг микросхем флэш-памяти всех типов: NAND, NOR, PCM.

Для оценки возможности разработки программ JTAG-тестирования для Ваших плат и уровня их тестопригодности нам необходимо получить от Вас электронной почтой следующие материалы:

  • cхему предполагаемой для тестирования печатной платы в формате PDF;
  • список всех цепей схемы (netlist) в любом формате;
  • список всех элементов схемы в любом формате.

Эти данные позволят нам не только оценить тестопригодность Вашей схемы, но и предоставить Вам предварительную детальную оценку возможного уровня JTAG-тестового покрытия для Вашей платы, а также дать Вам рекомендации по увеличению уровня тестового покрытия.
УСЛУГИ
    · Разработка тестов JTAG
    · Разработка программ внутрисхемного тестирования ICT и игольчатых адаптеров, поставка тестеров ICT Z18xx «под ключ»
    · Анализ тестопригодности (DFT)
    · Официальный дилер системы onTAP
    · Тестирование файлов BSDL
    · Официальный дилер израильской компании Nortec-Ami

English

NEWS-рассылка

АБОНЕМЕНТ JTAG-УНИВЕРСИТЕТА
Скачать БЕСПЛАТНО
JTAG-систему onTAP
на 30 дней!

Отзывы о нас

Новости JTAG-Университета

Новости JTAG.ТЕСТ

Пресс-релизы

Разработан, произведен и полностью доступен новейший модуль для тестирования памяти типа UDIMM (DDR3 Unbuffered DIMM). Примеры модулей памяти DDR3 — MT18JSF25672AZ — 2GB, MT18JSF51272AZ — 4GB. Подробности — см. на www.jtag-test.ru/SoftAndHard/SODIMM.php.
Началась подготовка к 10-му юбилейному симпозиуму EWDTS, который пройдет в Харькове.
EWDTS
JTAG.TECT Delivers onTAP to Russian Customers


  

Карта сайта | О нас | Услуги | Софт & хард | JTAG-Университет | Партнеры и заказчики | Поддержка | JTAG-форум | Контакты | Монография
Написать вебмастеру
 © JTAG.ТЕСТ, 2009.
Все права защищены.