![]() |
Тестирование файлов BSDL![]() Разработчики микросхем, снабженных структурами граничного сканирования (JTAG), получают файлы BSDL для своих микросхем как один из результатов процесса автоматизированного синтеза аппаратной структуры микросхем вообще и структуры JTAG — в частности. Как правило, файлы BSDL находятся в свободном доступе через интернет, хотя бывают и досадные исключения. Файлы BSDL, наряду с описанием связей между элементами схемы (netlist), являются одними из немногих входных файлов, необходимых для всех автоматизированных систем генерации тестов JTAG. Файлы BSDL, будучи описаниями структур JTAG соответствующих микросхем, также нуждаются в тестировании. В большинстве случаев их тестирование — забота изготовителей микросхем, хотя иногда это приходится делать и разработчикам схемотехники, желающим быть уверенными в том, что используемые ими файлы BSDL адекватно описывают структуру JTAG данной микросхемы. Физический уровень тестирования файлов BSDL предназначен для проверки соответствия содержащихся в них описаний действительной полупроводниковой структуре JTAG данной микросхемы. Компания JTAG.TECT специализируется на тестировании и верификации файлов BSDL для микросхем СБИС, SOC, ASIC и других на синтаксическом, семантическом и физическом уровнях. В процессе физического тестирования файлов BSDL выполняются следующие типовые тестовые этапы:
При обнаружении неточностей или ошибок в файлах BSDL в них вносятся исправления и тестирование ИС выполняется снова. Кроме того, выполняются следующие тесты для каждого контакта ИС:
![]() |
EnglishNEWS-рассылкаАБОНЕМЕНТ JTAG-УНИВЕРСИТЕТАСкачать БЕСПЛАТНО
JTAG-систему onTAP на 30 дней! Отзывы о насНовости JTAG-Университета 07.05.2012 г.Мы рады сообщить нашим читателям и подписчикам, что на днях в академическом
издательстве Palmarium в Саарбрюккене, Германия, выходит в свет монография
д-ра Ами Городецкого «Введение в технологии JTAG и DFT»
17.12.2011 г.Выложена статья «Введение в стандарт IEEE 1500 для тестопригодного проектирования СнК (Часть 1)». 05.11.2011 г.Выложена статья из журнала «КиТ» № 11. 2011 «Тестирование ICT: векторное или безвекторное?» 25.08.2011 г.Выложена статья из журнала «КиТ» № 9. 2011 «Еще раз о внутрисхемном тестировании ICT (окончание)» 28.07.2011 г.Выложена статья из журнала «КиТ» № 8. 2011 «Снова о внутрисхемном тестировании (продолжение)» Новости JTAG.ТЕСТПресс-релизы
Разработан, произведен и полностью доступен новейший модуль для тестирования памяти типа UDIMM (DDR3 Unbuffered DIMM). Примеры модулей памяти DDR3 — MT18JSF25672AZ — 2GB, MT18JSF51272AZ — 4GB. Подробности — см. на www.jtag-test.ru/SoftAndHard/SODIMM.php.
Началась подготовка к 10-му юбилейному симпозиуму EWDTS, который пройдет в Харькове.![]() |

| Карта сайта | О нас | Услуги | Софт & хард | JTAG-Университет | Партнеры и заказчики | Поддержка | JTAG-форум | Контакты | Монография | |
| Написать вебмастеру |
© JTAG.ТЕСТ, 2009. Все права защищены. |