![]() |
Модули наружного JTAG-тестирования: Мастер-кластер JEMIOTMМодули наружного JTAG-тестирования (Мастер-кластер JEMIOTM) предназначены для организации тестового доступа к цепям, подключенным к наружным разъемам тестируемых плат, если эти цепи недостижимы никакими другими тестовыми средствами. Обеспечение такого тестового доступа позволяет существенно увеличить уровень тестового покрытия плат и зачастую исключает или заметно уменьшает необходимость в использовании других средств тестирования. Семейство Мастер-кластер JEMIOTM содержит ряд модулей, позволяющих управлять цепями наружных разъемов и фиксировать их состояния. Каждая из тестируемых цепей управляется индивидуально и может быть предварительно конфигурирована как вход, выход, вход-выход или состояние с высоким импедансом. JTAG-цепочка модулей JEMIOTM легко комбинируется с цепочками тестируемых плат и включается в тесты инфраструктуры и тесты межэлементных связей. Модули JEMIOTM могут использоваться независимо или встраиваться в тестовые установки плат и узлов. Использование Мастер-кластеров JEMIOTM автоматизировано во всех приведенных ниже системах JTAG-тестирования. Их применение позволяет выполнять гибкие и недорогие JTAG-тесты для краевых и внутрисхемных разъемов плат, контрольных точек и любых цепей с наружным доступом. Встроенные в модули JEMIOTM ПЛМ обеспечивают двунаправленные каналы тестирования по всем подключенным к ним цепям, нетестопригодным иными средствами.
Основные характеристики семейства модулей Мастер-кластер JEMIOTM:
Примечание: Модули типа JEMIO.1-UDxx выполняются по требованию заказчика, где хх — количество требуемых заказчиком входо-выходов.
|
EnglishNEWS-рассылкаАБОНЕМЕНТ JTAG-УНИВЕРСИТЕТАСкачать БЕСПЛАТНО
JTAG-систему onTAP на 30 дней! Отзывы о насНовости JTAG-Университета 07.05.2012 г.Мы рады сообщить нашим читателям и подписчикам, что на днях в академическом
издательстве Palmarium в Саарбрюккене, Германия, выходит в свет монография
д-ра Ами Городецкого «Введение в технологии JTAG и DFT»
17.12.2011 г.Выложена статья «Введение в стандарт IEEE 1500 для тестопригодного проектирования СнК (Часть 1)». 05.11.2011 г.Выложена статья из журнала «КиТ» № 11. 2011 «Тестирование ICT: векторное или безвекторное?» 25.08.2011 г.Выложена статья из журнала «КиТ» № 9. 2011 «Еще раз о внутрисхемном тестировании ICT (окончание)» 28.07.2011 г.Выложена статья из журнала «КиТ» № 8. 2011 «Снова о внутрисхемном тестировании (продолжение)» Новости JTAG.ТЕСТПресс-релизы
Разработан, произведен и полностью доступен новейший модуль для тестирования памяти типа UDIMM (DDR3 Unbuffered DIMM). Примеры модулей памяти DDR3 — MT18JSF25672AZ — 2GB, MT18JSF51272AZ — 4GB. Подробности — см. на www.jtag-test.ru/SoftAndHard/SODIMM.php.
Началась подготовка к 10-му юбилейному симпозиуму EWDTS, который пройдет в Харькове.![]() |
|||||||||||||||||||||||||||||||||||||||||

| Карта сайта | О нас | Услуги | Софт & хард | JTAG-Университет | Партнеры и заказчики | Поддержка | JTAG-форум | Контакты | Монография | |
| Написать вебмастеру |
© JTAG.ТЕСТ, 2009. Все права защищены. |