«JTAG-тестирование и тестопригодное проектирование»
Ежемесячная авторская колонка Ами Городецкого в московском журнале

Новости в области теории и практики тестопригодного проектирования (DFT),
граничного сканирования (JTAG) и внутрисхемного тестирования (ICT)

Раздел «JTAG-тестирование и тестопригодное проектирование» в журнале «Компоненты и технологии» (КиТ) публикуется ежемесячно, представляя собой краткие обзоры отдельных аспектов структурного тестирования и тестопригодного проектирования электронных схем и узлов. Содержание раздела не определяется каким-либо заранее намеченным планом, но отслеживает новости в таких областях структурного тестирования электроники, как технологии граничного сканирования (ГС, JTAG), внутрисхемное тестирование (ICT) и тестопригодное проектирование (DFT).

Спектр тем, которые охватывает раздел «JTAG-тестирование и тестопригодное проектирование», в основном, следующий:

Ввиду ограниченности журнальной площади и нежелания прямого цитирования уже вышедших в свет материалов автор постоянно ссылается на ранее опубликованные колонки в журнале КиТ, а также на публикуемый на нашем сайте цикл статей «Основы технологии граничного сканирования и тестопригодного проектирования». Такой подход подразумевает использование понятий и терминов, введенных и объясненных в цитируемых статьях, а также многочисленных аббревиатур, как правило, без дополнительных пояснений.

Тематика раздела зависит также от интересов читателей и активности их обратной связи с редакцией журнала КиТ и автором колонки, на которую автор от всей души надеется и заранее выражает свою признательность.

Информацию о выкладывании на сайте новых колонок «JTAG-тестирование и тестопригодное проектирование» журнала КиТ по мере их выхода в печати можно оперативно получать, подписавшись на NEWS-рассылку (см. в правой колонке этой странички).